在討論到CPU的PCI-E通道問(wèn)題時(shí)，我發(fā)現(xiàn)很多人都以為Intel的核顯占用了CPU的4根PCI-E通道，包括很多可以找到的“科普貼”中都寫(xiě)了核顯會(huì)占用4條PCI-E通道。其實(shí)這是一種常見(jiàn)的誤區(qū)，從Sandy Bridge架構(gòu)開(kāi)始，Intel的核顯就是掛在Ringbus這個(gè)內(nèi)部環(huán)形總線(xiàn)上面的，它不會(huì)占用CPU的PCI-E通道。

TL;DR: 從Sandy Bridge開(kāi)始，Intel的核顯就掛在Ringbus上面，不占用PCI-E通道。

要看證據(jù)的話(huà)，我我們從Sandy Bridge開(kāi)始擺架構(gòu)簡(jiǎn)圖/Die Shot：

可以看到，從Sandy Bridge開(kāi)始，核顯部分都是以節(jié)點(diǎn)形式掛在Ringbus上面的。而CPU的PCI-E控制器在另外一端的System Agent組件中，中間隔了萬(wàn)水千山。

如果還要證據(jù)的話(huà)，簡(jiǎn)單測(cè)試一下核顯的內(nèi)存帶寬就知道了，比如我這臺(tái)工作機(jī)上面的HD 4600，分配了32MB的顯存，簡(jiǎn)單跑一下，顯存帶寬超過(guò)9GB/s，很明顯這個(gè)帶寬已經(jīng)超過(guò)了PCI-E 3.0 x4的上限3.94 GB/s了。GPU-Z也可以告訴你，核顯不占用PCI-E通道數(shù)。

所以，不要再相信什么屏蔽核顯釋放PCI-E總線(xiàn)的說(shuō)法了，沒(méi)有用的。

題外話(huà)，其實(shí)在傳奇的E3V2上面Intel是給了20條PCI-E 3.0總線(xiàn)的，而到下一代又縮回去了。

那為什么Intel和AMD在主流級(jí)桌面平臺(tái)上面都不多給一點(diǎn)PCI-E總線(xiàn)通道呢？因?yàn)樵黾覥PU的PCI-E總線(xiàn)通道需要修改CPU的觸點(diǎn)設(shè)計(jì)，增加CPU觸點(diǎn)的同時(shí)會(huì)引發(fā)CPU封裝體積的變大，成本變高。所以Intel的主流桌面級(jí)CPU至今仍只提供16條直連通道，而更多的PCI-E通道需要通過(guò)DMI 3.0由芯片組分出。