10 月 7 日消息 根據(jù)外媒 TomsHardware 消息，PCI-SIG 組織本周宣布，PCIe 6.0 標(biāo)準(zhǔn)規(guī)范已經(jīng)進入最后的 Final Draft 流程，為 0.9 版本，相關(guān)規(guī)格正式確認，唯一需要更改的是確定哪些設(shè)備將真正需要 PCIe 6.0 傳輸標(biāo)準(zhǔn)。

　　速度方面，PCIe 6.0 單通道數(shù)據(jù)傳輸速率相比 PCIe 5.0 再次翻倍，達到了 64GT/s，同時這一標(biāo)準(zhǔn)保持著與舊硬件的兼容性。因此，PCIe 6.0 ×16 通道，理論數(shù)據(jù)傳輸速度可以達到 128 GB/s。

　　據(jù)了解，PCI Expresss 規(guī)范的制定，有五個主要的階段：Concept、First Draft、Complete Draft、Final Draft 和 Final。PCIe 6.0 Complete Draft(0.7 版本)于 2020 年 11 月推出，以便大公司研發(fā) PCIe 控制器等產(chǎn)品。

　　本次 PCIe 6.0 規(guī)范 0.9 版本的發(fā)布，意味著相關(guān)技術(shù)細節(jié)不會再有任何更改，PCI-SIG 成員可以開始審查其知識產(chǎn)權(quán)和專利等。正式的 PCIe 6.0 1.0 版規(guī)范如果推出，代表著該標(biāo)準(zhǔn)的正式確定。技術(shù)方面，新標(biāo)準(zhǔn)要求信號采用 PAM-4 四級信號脈沖幅度調(diào)制，同時具有低延遲前向糾錯功能(FEC)，可以確保高速下數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。不僅如此，新標(biāo)準(zhǔn)也為 PCB 電路設(shè)計、電源等提出了更高的要求，研發(fā)人員需要解決信號串?dāng)_、損耗等問題。以下為詳細要求：

特別提醒：本網(wǎng)信息來自于互聯(lián)網(wǎng)，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關(guān)內(nèi)容。本站不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。