11 月 5 日消息，在 PCI SIG 發(fā)布 PCIe 6.0 規(guī)范最終草案幾周后，Cadence 推出了業(yè)界首批經(jīng)過(guò)驗(yàn)證的 IP 封裝之一，使芯片開(kāi)發(fā)人員能夠在他們的設(shè)計(jì)中實(shí)現(xiàn) PCIe 6.0 支持并對(duì)其進(jìn)行測(cè)試。

　　該 IP 現(xiàn)已上市，早期使用者能夠在 2022 年至 2023 年的芯片中添加對(duì) PCIe 6.0 的支持。

　　“早期采用者已經(jīng)開(kāi)始探索新的 PCIe 6.0 規(guī)范，我們期待看到他們通過(guò)臺(tái)積電和 Cadence 技術(shù)取得積極成果，”Cadence 公司副總裁兼 IP 集團(tuán)總經(jīng)理 Sanjive Agarwala 在一份聲明中表示。

　　Cadence 的 PCIe 6.0 IP 包含一個(gè)控制器和一個(gè)基于 DSP 的 PHY(物理接口)。該控制器采用多數(shù)據(jù)包處理架構(gòu)，在 x16 配置中支持高達(dá) 1024 位寬的數(shù)據(jù)路徑，并支持 PCIe 6.0 的所有關(guān)鍵特性，例如高達(dá) 64 GT/s 的數(shù)據(jù)傳輸速率(雙向)、四級(jí)脈沖幅度調(diào)制 (PAM4) 信號(hào)、低延遲前向糾錯(cuò) (FEC)、FLIT 模式和 L0p 功率狀態(tài)。

　　該 IP 專(zhuān)為聯(lián)發(fā)科的 N5 節(jié)點(diǎn)設(shè)計(jì)，可供各種 AI/ML/HPC 加速器、圖形處理器、SSD 控制器和其他需要支持 PCIe 6.0 的高帶寬 ASIC 的開(kāi)發(fā)人員使用。

　　除了 IP 封裝外，Cadence 還提供了使用 N5 實(shí)現(xiàn)的 PCIe 6.0 測(cè)試芯片，旨在測(cè)試所有數(shù)據(jù)速率下 PCIe 6.0 實(shí)現(xiàn)的信號(hào)完整性和性能。

　　該芯片包含一個(gè) PAM4/NRZ 雙模發(fā)射器，可保證提供最佳信號(hào)完整性、對(duì)稱(chēng)性和線(xiàn)性度以及低抖動(dòng)，以及一個(gè)可以承受 64GT/s 時(shí)超過(guò) 35dB 的信號(hào)損傷和通道損耗的接收器，以提供復(fù)雜的數(shù)據(jù)恢復(fù)功能。

特別提醒：本網(wǎng)信息來(lái)自于互聯(lián)網(wǎng)，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀(guān)點(diǎn)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實(shí)，對(duì)本文以及其中全部或者部分內(nèi)容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾，并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。本站不承擔(dān)此類(lèi)作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請(qǐng)及時(shí)聯(lián)系我們，本站將會(huì)在24小時(shí)內(nèi)處理完畢。