3 月 11 日消息，近日，IBM 歐洲研究中心和洛桑聯(lián)邦理工學(xué)院的研究人員研發(fā)出一種混合硅基器件。該器件結(jié)合了三五族場(chǎng)效應(yīng)晶體管和金氧半場(chǎng)效晶體管的優(yōu)勢(shì)，能夠在不同電壓條件下實(shí)現(xiàn)較低的功耗，未來或可用于減少信通行業(yè)的碳足跡。

　　這項(xiàng)研究已發(fā)表于國(guó)際學(xué)術(shù)期刊《自然–電子學(xué)》，論文名稱為《集成在硅上的混合三五族場(chǎng)效應(yīng)晶體管和金氧半場(chǎng)效晶體管技術(shù)平臺(tái)(A hybrid III–V tunnel FET and MOSFET technology platform integrated on silicon)》。

　　論文鏈接：點(diǎn)擊打開

　　一、兩種場(chǎng)效應(yīng)管性能各有優(yōu)劣

　　摩爾定律決定了，縮小晶體管的尺寸成為全球半導(dǎo)體行業(yè)共同追逐的目標(biāo)。但是，IBM 歐洲研究中心和洛桑聯(lián)邦理工學(xué)院的研究人員認(rèn)為，在縮減晶體管尺寸以外，還有其他提升晶體管性能的方法。

　　研究人員注意到，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)和隧道場(chǎng)效應(yīng)晶體管(TFET)這兩種晶體管，具備著 “互補(bǔ)”的性能特點(diǎn)。

　　具體來說，MOSFET 作為應(yīng)用最為廣泛的晶體管之一，其主要缺陷在于能耗過高。這是因?yàn)?MOSFET 不能在降低電壓供應(yīng)的同時(shí)限制斷態(tài)漏電流(off-state leakage current)。

　　相比之下，TFET 可以利用量子力學(xué)隧穿(quantum mechanical tunneling)來克服這一缺陷。其中，在環(huán)境溫度下，三五族異質(zhì)結(jié)的 TFET(III–V TFET，混合三五族場(chǎng)效應(yīng)晶體管)僅需不到 60 mV 的柵極電壓擺幅，就可使漏電流發(fā)生數(shù)量級(jí)的變化。要注意的是，盡管 TFET 功耗較低，其在較高的驅(qū)動(dòng)電壓下的速度和能效無(wú)法達(dá)到 MOSFET 的水平。

　　基于此，研究人員致力于結(jié)合 MOSFET 和 III–V TFET，從而創(chuàng)造出兼具兩種場(chǎng)效應(yīng)管優(yōu)勢(shì)的器件。

　　二、首個(gè)基于兩種場(chǎng)效應(yīng)管的混合硅基器件

　　研究人員分享了對(duì)這款硅基混合器件的具體設(shè)計(jì)思路：在較低電壓水平下，TFET 提供較低的泄露和良好的性能表現(xiàn);(較高電壓水平下)在相同尺寸和偏差(bias)下，MOSFET 更快，并提供更好的電流驅(qū)動(dòng)。

　　最終，研究團(tuán)隊(duì)開發(fā)出一款混合硅基器件?；谠撈骷?，用戶可實(shí)現(xiàn)混合邏輯塊，以適應(yīng)不同類型設(shè)備的不同特性。

　　由于能夠在不同驅(qū)動(dòng)電壓下到達(dá)較優(yōu)的功耗水平，這種新型器件或可用于研發(fā)節(jié)能電子產(chǎn)品。研究團(tuán)隊(duì)成員之一 Clarissa Convertino 稱：“這種低功耗技術(shù)平臺(tái)為未來節(jié)能電子產(chǎn)品鋪平了道路，最終目標(biāo)是減少信息和通信行業(yè)的碳足跡。”

　　根據(jù)初步評(píng)估結(jié)果，該器件能夠使 TFET 實(shí)現(xiàn) 42 mV dec−1 的最小閾下斜率(minimum subthreshold slope)、使 MOSFET 實(shí)現(xiàn) 62 mV dec−1 的最小亞閾值斜率。

　　Clarissa Convertino 向外媒 Tech Xplore 表示：“我們展示了首個(gè) MOSFET 和 III–V TFET 的混合技術(shù)平臺(tái)，(這項(xiàng)技術(shù))具有可擴(kuò)展的工藝，適于進(jìn)行大規(guī)模半導(dǎo)體生產(chǎn)。”

　　三、靈活適應(yīng)工作環(huán)境背后技術(shù)揭秘

　　這款新型混合硅基器件如何靈活適應(yīng)不同的工作條件?根據(jù) Tech Xplore 報(bào)道，研究人員為該器件引入了一個(gè) “自對(duì)準(zhǔn)的源更換步驟(self-aligned source-replacement step)”。

　　在該技術(shù)平臺(tái)上，GaAsSb 源的位置通過數(shù)字刻蝕(digital etching)來確定。數(shù)字刻蝕是一個(gè)在納米尺度去除材料的過程。

　　另外，除了單一的掩模和外延步驟，用于開發(fā)新型器件的兩款場(chǎng)效應(yīng)管完全相同。

　　Clarissa Convertino 稱，研究團(tuán)隊(duì)還將探索研發(fā)其他工作條件下的超低功耗器件。“在我們的下一步研究中，我們將進(jìn)一步探索開發(fā)平臺(tái)的潛力及其在不同工作條件下的應(yīng)用，例如在低溫甚至是毫開爾文狀態(tài)下。”她說道。

　　結(jié)語(yǔ)：新型器件仍待市場(chǎng)檢驗(yàn)

　　追求更高性能、更低功耗是半導(dǎo)體器件設(shè)計(jì)過程中永恒的追求。但隨著摩爾定律發(fā)展，晶體管尺寸逐漸逼近物理極限。

　　這一背景下，通過創(chuàng)新材料、創(chuàng)新架構(gòu)等各種方式創(chuàng)造出性能優(yōu)異的器件，成為全球半導(dǎo)體產(chǎn)學(xué)界的努力方向之一。

　　本項(xiàng)研究通過創(chuàng)新地結(jié)合兩種不同場(chǎng)效應(yīng)管，研發(fā)出適應(yīng)不同電壓條件的低功耗混合器件。盡管仍待市場(chǎng)檢驗(yàn)，該技術(shù)亦不失為一種成功的嘗試。

特別提醒：本網(wǎng)內(nèi)容轉(zhuǎn)載自其他媒體，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實(shí)，對(duì)本文以及其中全部或者部分內(nèi)容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾，并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。本站不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請(qǐng)及時(shí)聯(lián)系我們，本站將會(huì)在24小時(shí)內(nèi)處理完畢。