6 月 10 日報道，谷歌用人工智能提高芯片設(shè)計速度的研究，已發(fā)表于國際頂級期刊 Nature。

　　原本人類專家需要花費數(shù)周時間的芯片布局設(shè)計，通過一種深度強化學(xué)習(xí)方法，平均 6 小時內(nèi)就能完成這個過程。

　　這項工作并不完全新穎，包括谷歌人工智能負責(zé)人 Jeff Dean 在內(nèi)的谷歌工程師團隊，在一年前發(fā)表的一篇預(yù)印版論文中已經(jīng)提到了這一技術(shù)。

　　谷歌博客：點此查看

　　而在 Nature 最新發(fā)表的論文中，谷歌原始研究團隊稱其已微調(diào)該技術(shù)，來設(shè)計即將推出的、以前未宣布的谷歌張量處理單元(TPU)的生成，專門用于加速人工智能(AI)。

　　該論文題目為《一個快速芯片設(shè)計的布圖布局方法》(A graph placement methodology for fast chip design)。如果這一技術(shù)公開，或有助于讓資金受限的初創(chuàng)企業(yè)開發(fā)滿足特定需求的自家芯片，并縮短芯片設(shè)計周期，使硬件更好地適應(yīng)快速發(fā)展的研究。

　　論文鏈接：點此查看

　　芯片設(shè)計自動化挑戰(zhàn)大，性能難達人類水準

　　微芯片面積約為幾十到數(shù)百毫米平方，容納數(shù)千個組件，如內(nèi)存、邏輯和處理單元，外加許多公里的超薄電線將這些組件連接在一起。

　　設(shè)計過程中，全局布線是最復(fù)雜和耗時的階段之一，這涉及研究這些組件的最佳放置位置，就像建筑師設(shè)計建筑的內(nèi)部空間一樣，如何以最好的規(guī)劃容納所有所需的固定裝置和配件。

　　在這項研究中，谷歌研究人員提出了一種基于深度強化學(xué)習(xí)的芯片布局方法，目標是將電路組件和標準單元的網(wǎng)表節(jié)點映射到一個芯片畫布上，從而優(yōu)化功率、性能和面積(PPA)，同時遵守對布局密度和布線擁塞的限制。

　　自 20 世紀 60 年代以來，提出了許多自動化的芯片平面圖方法，但沒有一種方法達到人類專家上手所能實現(xiàn)的性能。此外，芯片復(fù)雜性的指數(shù)增長，使這些技術(shù)難以在現(xiàn)代芯片上使用。

　　人類芯片設(shè)計師往往必須使用電子設(shè)計自動化(EDA)工具迭代數(shù)月，對芯片網(wǎng)表進行 RTL 描述，并手動將該網(wǎng)表放置在芯片畫布上。

　　基于這種長達 72 小時的反饋，設(shè)計師要么得出結(jié)論，認為設(shè)計標準已經(jīng)達到，要么向上游 RTL 設(shè)計師提供反饋，后者然后修改低級代碼，使放置任務(wù)更容易。

　　而谷歌提出的深度強化學(xué)習(xí)方法，是一種具有泛化能力的芯片布局方法。通過領(lǐng)域自適應(yīng)策略，它能夠跨芯片進行推廣，可以自行從經(jīng)驗中學(xué)習(xí)，使其芯片布局設(shè)計能力變得更好、更快。

　　用游戲系統(tǒng)、10000 個芯片布局訓(xùn)練

　　訓(xùn)練跨芯片推廣的 AI 驅(qū)動設(shè)計系統(tǒng)具有挑戰(zhàn)性，因為它需要學(xué)會優(yōu)化將所有可能的芯片凈列表放置在所有可能的畫布上。

　　芯片平面圖類似于具有各種部件、板塊和獲勝條件的游戲，因此可以用包含狀態(tài)、動作、狀態(tài)轉(zhuǎn)移、獎勵四個關(guān)鍵要素的強化學(xué)習(xí)方法，通過訓(xùn)練一個智能體，用累計獎勵最大化，讓 AI 優(yōu)化芯片布局的能力持續(xù)增強。

　　從空芯片開始，谷歌團隊的系統(tǒng)按順序放置組件，直到實現(xiàn)一個完全布局的網(wǎng)表。

　　為了指導(dǎo)系統(tǒng)選擇首先放置的組件，組件按降序由大到小排序;首先放置較大的組件會減少以后沒有可行放置的可能性。

　　▲ 隨著訓(xùn)練進行，開源 RISC-V 處理器 Ariane 的宏位置。左邊是從零開始訓(xùn)練的策略，右邊是針對這個芯片進行預(yù)訓(xùn)練的策略。每個矩形代表一個單獨的宏位置。(圖源：谷歌)

　　訓(xùn)練該系統(tǒng)需要創(chuàng)建一個包含 10000 個芯片布局的數(shù)據(jù)集，其中輸入是與給定布局相關(guān)的狀態(tài)，標簽是布局的獎勵(即線長和擁塞)。

　　研究人員首先選擇了 5 個不同的芯片凈網(wǎng)表，并用 AI 算法為每個網(wǎng)表創(chuàng)建 2000 個不同的布局位置。

　　該系統(tǒng)花了 48 個小時在英偉達 Volta 顯卡和 10 個 CPU 上“預(yù)訓(xùn)練”，每個 CPU 都有 2GB 的 RAM。

　　在一項測試中，谷歌研究人員將他們的系統(tǒng)建議與手動基線 —— 谷歌 TPU 物理設(shè)計團隊創(chuàng)建的上一代 TPU 芯片設(shè)計 —— 進行比較。

　　結(jié)果顯示，系統(tǒng)和人類專家均生成符合時間和擁塞要求的可行位置，而 AI 系統(tǒng)在面積、功率和電線長度方面優(yōu)于或媲美手動布局，同時滿足設(shè)計標準所需的時間要少得多。

　　未來工作：或為芯片設(shè)計全自動化奠定基礎(chǔ)

　　谷歌稱其系統(tǒng)推廣和生成“高質(zhì)量”解決方案的能力具有“重大影響”，為與芯片設(shè)計過程的早期階段進行優(yōu)化提供了機會。

　　大規(guī)模的架構(gòu)探索以前是不可能的，因為評估給定的架構(gòu)需要數(shù)月的努力。

　　谷歌團隊認為，修改芯片的設(shè)計或?qū)π阅墚a(chǎn)生巨大影響，并可能為芯片設(shè)計過程的完全自動化奠定基礎(chǔ)。

　　此外，雖然谷歌團隊的系統(tǒng)被用于設(shè)計下一代谷歌 TPU，但研究人員認為，它可以應(yīng)用于芯片設(shè)計以外的有影響力的放置規(guī)劃問題，包括城市規(guī)劃、疫苗測試分發(fā)和大腦皮層映射等一系列應(yīng)用。

　　結(jié)語：減少設(shè)計芯片時間，或優(yōu)化供應(yīng)鏈流程

　　Nature 社論認為，谷歌這一研究大大縮短設(shè)計芯片所需的時間，將極大地幫助提速供應(yīng)鏈，但技術(shù)專長必須廣泛共享，以確保公司的“生態(tài)系統(tǒng)”真正全球化。產(chǎn)業(yè)必須確保節(jié)省時間的技術(shù)不會趕走擁有必要核心技能的人。

　　更易訪問、更高效的微芯片將為自動駕駛汽車、5G 通信和 AI 的發(fā)展提供動力，這些機會不容錯過。但重要的是，要考慮使用自動化設(shè)計技術(shù)的更廣泛影響，特別是需要具有相關(guān)技能和專業(yè)知識的人，和提高目前手動完成流程的人的技能。

　　芯片布局無論是手動還是自動化，都需要計算、電子工程和設(shè)備物理方面的專業(yè)知識。這些技能需要時間來學(xué)習(xí)，在一個生產(chǎn)微芯片以外許多其他產(chǎn)品的行業(yè)中，同樣非常需要這些技能。

　　至關(guān)重要的是，相關(guān)公司要理解這一點，并采取適當步驟來滿足其本地和全球的技能需求。自動化往往加劇了人們對裁員的擔(dān)憂。事實上，保持電子行業(yè)的勢頭，需要有遠見的人和公司來創(chuàng)造下一代微芯片。

特別提醒：本網(wǎng)信息來自于互聯(lián)網(wǎng)，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關(guān)內(nèi)容。本站不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。