1 月 19 日消息，據(jù) BusinessKorea 報道，三星電子正在加快 3D DRAM 的研究和開發(fā)，這家半導體巨頭已經(jīng)開始加強相關(guān)團隊建設(shè)，比如招聘人員。

　　過去，DRAM 是通過將晶體管和電容器排在一個平面上生產(chǎn)的。然而，隨著 20 世紀 80 年代末 DRAM 容量超過 4 兆，提高 DRAM 的密度變得困難，使得重新排列電路和電容成為必然。當時，DRAM 行業(yè)分為“溝槽組”和“堆棧組”，前者選擇將電路和儲存器放在平面下，后者選擇將它們堆積在平面上。

　　日本的東芝和 NEC 以及美國的 IBM 更傾向于溝槽法，而三星電子則選擇堆疊法。當時，三星電子采用堆疊法是因為這是一種更容易制造 DRAM 和檢查生產(chǎn)過程中問題的方法。因此，三星電子可以建立一個半導體帝國，并在大約 30 年的時間里一直保持其在 DRAM 市場上的第一地位。

　　在堆疊法變得普遍之后，芯片制造商通過縮小單元尺寸或間距來提高 DRAM 的性能。然而，在有限的空間內(nèi)增加單元的數(shù)量，他們遇到了物理限制。另一個問題是，如果電容器變得越來越薄，它們可能會坍塌。3D DRAM 的概念就是在這種背景下提出的，目前的 DRAM 可以被稱為 2D DRAM。

　　據(jù)報道，三星電子已經(jīng)開始開發(fā)一種躺著堆疊單元的技術(shù)。這是與高帶寬內(nèi)存(HBM)不同的概念，后者是通過將多個模具堆疊在一起產(chǎn)生的。

　　此外，三星電子還在考慮增加 DRAM 晶體管的柵極(電流門)和通道(電流路徑)之間的接觸面。這意味著三面接觸的 FinFet 技術(shù)和四面接觸的 Gate-all-around(GAA)技術(shù)可以用于 DRAM 生產(chǎn)。當柵極和通道之間的接觸面增加時，晶體管可以更精確地控制電流的流動。

　　美光科技和 SK 海力士也在考慮開發(fā) 3D DRAM。美光提交了一份與三星電子不同的 3D DRAM 的專利申請。美光公司的方法是在不鋪設(shè)單元的情況下改變晶體管和電容器的形狀。Applied Materials 和 Lam Research 等全球半導體設(shè)備制造商也開始開發(fā)與 3D DRAM 有關(guān)的解決方案。

　　然而，由于開發(fā)新材料的困難和物理限制，3D DRAM 的商業(yè)化還需要一些時間。業(yè)內(nèi)人士預測，3D DRAM 將在 2025 年左右問世。

特別提醒：本網(wǎng)信息來自于互聯(lián)網(wǎng)，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關(guān)內(nèi)容。本站不承擔此類作品侵權(quán)行為的直接責任及連帶責任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。