據(jù)外媒報道，印度電子與信息技術部部長 Rajeev Chandrasekhar 日前對外公布了“數(shù)字印度 RISC-V 處理器”(DIR-V)發(fā)展規(guī)劃，目標是基于開源 RISC-V 架構(gòu)自主研發(fā)微處理器，并在 2023 年 12 月前實現(xiàn)流片。

　　Chandrasekhar 表示，DIR-V 計劃將整合研究機構(gòu)與國內(nèi)外企業(yè)資源，電子與信息技術部還將加入 RISC-V 基金會，將印度打造為 RISC-V 技術與產(chǎn)業(yè)的全球性高地。

　　報道顯示，印度機構(gòu)目前正在開展 SHAKTI 和 VEGA 兩款 RISC-V 處理器設計，前者有望得到英特爾代工服務支持，以 22 納米工藝制造。

特別提醒：本網(wǎng)信息來自于互聯(lián)網(wǎng)，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關內(nèi)容。本站不承擔此類作品侵權行為的直接責任及連帶責任。如若本網(wǎng)有任何內(nèi)容侵犯您的權益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。