符合ieee標(biāo)準(zhǔn)的硬件描述語言有什么

符合IEEE標(biāo)準(zhǔn)的硬件描述語言有：VHDL和Verilog HDL

1、VHDL:

特點(diǎn)：

a）功能強(qiáng)大、設(shè)計(jì)靈活

b）支持廣泛、易于修改

c）強(qiáng)大的系統(tǒng)硬件描述能力

d）獨(dú)立于器件的設(shè)計(jì)、與工藝無關(guān)

e）很強(qiáng)的移植能力

f）易于共享和復(fù)用

2、Verilog HDL

Verilog來自C 語言，易學(xué)易用，編程風(fēng)格靈活、簡(jiǎn)潔，使用者眾多，特別在ASIC領(lǐng)域流行；

PHP中文網(wǎng)，擁有大量免費(fèi)編程教學(xué)視頻，歡迎學(xué)習(xí)。

知識(shí)擴(kuò)展

硬件描述語言（英文： Hardware Description Language ，簡(jiǎn)稱： HDL ）是電子系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語言。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從頂層到底層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計(jì)自動(dòng)化（ EDA ）工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動(dòng)綜合工具轉(zhuǎn)換到門級(jí)電路網(wǎng)表。接下去，再用專用集成電路 ASIC 或現(xiàn)場(chǎng)可編程門陣列 FPGA 自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。

硬件描述語言 HDL 的發(fā)展至今已有 20 多年的歷史，并成功地應(yīng)用于設(shè)計(jì)的各個(gè)階段：建模、仿真、驗(yàn)證和綜合等。到 20 世紀(jì) 80 年代，已出現(xiàn)了上百種硬件描述語言，對(duì)設(shè)計(jì)自動(dòng)化曾起到了極大的促進(jìn)和推動(dòng)作用。但是，這些語言一般各自面向特定的設(shè)計(jì)領(lǐng)域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設(shè)計(jì)的多領(lǐng)域、多層次并得到普遍認(rèn)同的標(biāo)準(zhǔn)硬件描述語言。 20 世紀(jì) 80 年代后期， VHDL 和 Verilog HDL 語言適應(yīng)了這種趨勢(shì)的要求，先后成為 IEEE 標(biāo)準(zhǔn)。